En la «28ª Exposición de Semiconductores (SEDEX 2026)» inaugurada el 14 de octubre en el COEX del distrito de Gangnam en Seúl, Samsung Electronics y SK Hynix presentaron el mismo día sus respectivas tecnologías de apilamiento de memoria de próxima generación. El enfoque de ambas empresas es bastante coherente: apilar verticalmente los semiconductores, acortar la distancia de movimiento de datos entre los dispositivos de computación y la memoria, mejorando así simultáneamente la velocidad de procesamiento y la eficiencia energética.
Samsung Electronics y SK Hynix exhiben tecnologías de memoria de próxima generación
Samsung Electronics mostró en esta exposición soluciones de semiconductores para IA que abarcan memoria, lógica, diseño, fabricación por encargo y empaquetado avanzado. Lo que más atención atrajo fue la arquitectura de memoria 3D «zHBM», que consiste en apilar verticalmente memoria de alto ancho de banda (HBM) sobre aceleradores de IA. Samsung también presentó la solución 3D NAND «zNAND-O», tecnología orientada a escenarios de borde donde la IA se ejecuta en el dispositivo, con énfasis en el uso eficiente del espacio y la mejora de la velocidad de carga de datos. Además, en el stand apareció el producto HBM de séptima generación HBM4E, así como LPDDR-PIM con funciones de computación integradas en la memoria: la idea de esta tecnología DRAM de bajo consumo es permitir que parte de la computación se realice directamente en la memoria, reduciendo así la carga de mover datos a dispositivos de computación externos.
Además de la hoja de ruta tecnológica, Samsung también presentó la planificación de su capacidad productiva. En el recién creado «Clúster de Semiconductores» de este año, la empresa explicó el papel de sus principales centros de producción e I+D, y dio a conocer el plan de construcción del Parque Industrial Nacional de Yongin: este proyecto cuenta con una inversión de aproximadamente 360 billones de wones surcoreanos (unos 2,05 billones de yuanes chinos), con inicio de preparación del terreno y construcción previsto para 2027, con el objetivo de poner en marcha la primera línea de producción en octubre de 2029. Según informaciones del evento, ante el anuncio de CXMT (ChangXin Memory Technologies) de China sobre el lanzamiento de DRAM de próxima generación para servidores, el presidente Song Jae-heok, máximo responsable técnico de Samsung Electronics, respondió «sí» cuando se le preguntó si la empresa también está desarrollando tecnología 4F², pero sobre el progreso del desarrollo solo dijo «estamos trabajando duro en ello», sin revelar más detalles.
La propuesta de próxima generación de SK Hynix se centra en dos direcciones: memoria flash de alto ancho de banda (HBF) y DRAM apilada en 3D. HBF es una tecnología de próxima generación basada en memoria flash NAND, capaz de almacenar eficientemente grandes volúmenes de datos, por lo que se considera un nuevo nivel de memoria intermedio entre HBM y unidades de estado sólido (SSD). La DRAM apilada en 3D consiste en colocar DRAM directamente sobre procesadores como GPU, conectándolas mediante vias a través de silicio (TSV) para acortar la distancia de movimiento de datos.
En la conferencia magistral del día, el presidente Ahn Hyun, jefe de desarrollo de SK Hynix, emitió su juicio sobre los cuellos de botella que enfrenta la memoria. Señaló que, a medida que las tareas que asume la IA se vuelven más complejas y aumentan continuamente el contexto de referencia única y el volumen de solicitudes de procesamiento, la escala de rendimiento de la infraestructura de IA se expandirá para 2030 a aproximadamente 20 veces la de este año. Especialmente, el crecimiento continuo de la «caché KV» —datos intermedios que la IA reutiliza del procesamiento previo de información— hace que los datos deban dividirse, almacenarse y moverse entre múltiples tipos de memoria, y este proceso se está convirtiendo en un nuevo cuello de botella. En su opinión, si se combinan las tecnologías de próxima generación que conectan directamente procesador y memoria con empaquetado avanzado capaz de lograr mayor ancho de banda, menor consumo y gestión térmica, podrán convertirse en nuevas soluciones para IA.
Elemento Especificación Procesador/SoC Acelerador de IA Tipo de memoria HBM, LPDDR-PIM
Declaración de intereses: Este artículo contiene enlaces a productos de socios comerciales; si compras a través de estos enlaces, TechRitual puede obtener ingresos por comisión, pero esto no afecta las evaluaciones y recomendaciones de productos. Para más detalles, consulta la política de privacidad.
Leer el artículo original en techritual.com (chino tradicional) →
The TechRitual editorial desk in Hong Kong. Articles on TechRitual World are translated from the Traditional Chinese originals on techritual.com.