Samsung 与 SK 海力士同日展示次世代内存堆叠技术 竞逐速度与能效提升

在 10 月 14 日于首尔江南区 COEX 开幕的「第 28 届半导体展(SEDEX 2026)」上,Samsung 电子与 SK 海力士同日展示了各自的次世代内存堆叠技术。两家公司的思路相当一致:将半导体垂直堆叠,缩短运算设备与内存之间的数据移动距离,从而同时提升处理速度和能效。

Samsung 电子和 SK 海力士展示次世代内存技术

Samsung 电子此次参展,展示的是涵盖内存、逻辑、设计、代工以及先进封装的 AI 半导体解决方案。其中最受关注的是 3D 内存架构「zHBM」,其做法是在 AI 加速器之上垂直堆叠高带宽内存(HBM)。Samsung 还展示了 3D NAND 解决方案「zNAND-O」,该技术面向设备端运行 AI 的边缘场景,重点在于高效利用空间并提升数据加载速度。此外,展台上还出现了第七代 HBM 产品 HBM4E,以及在内存内部集成运算功能的 LPDDR-PIM——这项低功耗 DRAM 技术的思路,是让部分运算直接在内存中完成,从而减轻数据搬运到外部运算设备的负担。

除了技术路线,Samsung 也介绍了产能布局的规划。公司在今年新设的「半导体集群区」中,讲解了主要生产与研发据点的角色,并公开了龙仁国家产业园区的建设计划——该项目投资约 360 万亿韩元(约合 2.05 万亿元人民币),计划于 2027 年开始用地整理和动工,目标是在 2029 年 10 月让首条生产线投产。另据现场消息,在中国长鑫存储(CXMT)预告推出次世代服务器用 DRAM 的背景下,Samsung 电子最高技术负责人宋在赫社长在被问及公司是否也在开发 4F2技术时回答「是的」,但对开发进展仅以「正在努力做」作答,没有透露更多细节。

SK 海力士给出的次世代方案,则集中在高带宽闪存(HBF)和 3D 堆叠 DRAM 两个方向。HBF 是基于 NAND 闪存的次世代技术,能够高效存储大容量数据,因此被视为介于 HBM 与固态硬盘(SSD)之间的新内存层级。3D 堆叠 DRAM 则是将 DRAM 直接放到 GPU 等处理器之上,并用硅通孔(TSV)连接,以缩短数据移动距离。

在当天的主旨演讲中,SK 海力士开发总管社长安贤对内存面临的瓶颈作出了判断。他表示,随着 AI 承担的任务越来越复杂、单次参考的上下文和处理请求量不断增加,AI 基础设施的性能规模到 2030 年将扩大到今年的约 20 倍。尤其是 AI 复用此前处理信息的中介数据「KV 缓存」持续增长,使得数据需要在多种内存之间拆分、存储和搬运,这一过程正成为新的瓶颈。在他看来,若把处理器与内存直接连接的次世代技术,与能实现带宽提升、功耗降低和热处理的先进封装结合起来,就有望成长为新的 AI 解决方案。

项目	规格
处理器/SoC	AI 加速器
内存类型	HBM, LPDDR-PIM

利益声明:本文包含合作商户产品链接,如你透过链接购买,TechRitual 可能获得佣金收入,但不影响产品评价及推荐。详情请参阅隐私政策。