SK 海力士公布自研 SSD 专用小型处理器 H-TPU 结构与性能

SK 海力士公开了其自研 SSD 专用小型处理器 H-TPU（Hynix Transaction Processing Unit）的具体结构与性能。这套方案的核心思路，是将原本由通用 CPU 承担的重复性工作分散到 100 余颗 H-TPU 上，从而降低功耗与芯片面积。

SK 海力士推出 H-TPU 以提升 SSD 性能

SK 海力士副总裁具仁济于仁川松岛会展中心举行的 ISOCC 2026 上表示，目前 SSD 控制器内部的通用 CPU 在功耗与面积上已经达到极限，SK 海力士因此开发了专职承担通用 I/O 传输路径并高效完成处理的 H-TPU。H-TPU 是一款超轻量可编程处理器，负责 SSD 内部重复的读写命令处理、元数据管理及缓冲控制等简单重复运算。

此前这些工作均由控制器内的通用 CPU 承担，而随着 SSD 速度的提升，需处理的任务也随之增加，CPU 核心数量亦需随之增加，最终导致处理器面积与功耗的扩大。具仁济解释，SSD 控制器常用的 Arm CPU 核心对这类任务实际上性能过剩。这类核心是为快速完成复杂运算而设计的，若用于反复处理同一类工作的 SSD 上，将无谓地消耗电力与芯片面积，其结构本身也不适合将任务拆分分派。

相比之下，H-TPU 将流水线缩减至 4 级，并采用更适合重复任务的顺序执行结构；与单体式 CPU 不同，它可以按不同专用用途分散部署。通用 CPU 则仅保留错误恢复、异常处理、存储策略管理等复杂工作。

SK 海力士在一颗 SSD 控制器中集成了约 100 颗 H-TPU。当特定 I/O 请求到来时，只有具备相应功能的那颗 H-TPU 被唤醒工作，其余保持空闲状态以节省功耗。根据公司的说法，与通用 CPU 核心相比，H-TPU 的功耗约为 1/40（2.5%），面积约为 1/25（4%）。

具仁济表示，SK 海力士将现有 SSD 控制器的读取与写入过程进一步细分，交由众多小型 H-TPU 分担实现，同时搭建了专用编译器等开发工具，让工程师能更方便地编写专用代码。按照规划，H-TPU 将应用于包括下一代企业级 SSD（eSSD）控制器在内的多款 NAND 存储产品线，未来还会用于下一代 AI 存储架构 “Storage Next”——这是一种针对 AI 模型所需的 512 字节以下细微单位数据访问进行优化的架构，粒度相当于现有 4KB 单位的 1/8。

明年推出的高带宽闪存（HBF）也在采用计划之内。