SK Hynix stellt Struktur und Leistung des selbst entwickelten SSD-spezifischen Kleinprozessors H-TPU vor

SK Hynix hat die konkrete Struktur und Leistung seines selbst entwickelten, SSD-spezifischen Kleinprozessors H-TPU (Hynix Transaction Processing Unit) vorgestellt. Der Kern dieses Ansatzes besteht darin, die ursprünglich von allgemeinen CPUs übernommenen repetitiven Aufgaben auf über 100 H-TPUs zu verteilen, um so Stromverbrauch und Chipfläche zu reduzieren.

SK Hynix bringt H-TPU zur Steigerung der SSD-Leistung auf den Markt

SK Hynix-Vizepräsident Koo In-je sagte auf der ISOCC 2026 im Incheon Songdo Convensia, dass die allgemeinen CPUs in SSD-Controllern in puncto Stromverbrauch und Fläche bereits an ihre Grenzen gestoßen seien. Daher habe SK Hynix den H-TPU entwickelt, der speziell für die effiziente Bearbeitung allgemeiner I/O-Übertragungspfade zuständig ist. Der H-TPU ist ein ultraleichter programmierbarer Prozessor, der sich um einfache, repetitive Berechnungen wie die wiederholte Verarbeitung von Lese-/Schreibbefehlen, Metadatenmanagement und Puffersteuerung im SSD-Innern kümmert.

Zuvor wurden all diese Aufgaben von den allgemeinen CPUs im Controller übernommen. Mit steigender SSD-Geschwindigkeit nahmen auch die zu bearbeitenden Aufgaben zu, weshalb auch die Anzahl der CPU-Kerne erhöht werden musste, was letztlich zu einer Vergrößerung der Prozessorfläche und des Stromverbrauchs führte. Koo erklärte, dass die in SSD-Controllern häufig verwendeten Arm-CPU-Kerne für diese Art von Aufgaben tatsächlich überdimensioniert seien. Diese Kerne seien dafür ausgelegt, komplexe Berechnungen schnell abzuschließen. Werden sie in SSDs eingesetzt, die wiederholt dieselbe Art von Arbeit verarbeiten, verbrauchen sie unnötig Strom und Chipfläche, und ihre Struktur selbst eigne sich nicht dafür, Aufgaben aufzuteilen und zu verteilen.

Im Gegensatz dazu reduziert der H-TPU die Pipeline auf 4 Stufen und nutzt eine sequenzielle Ausführungsstruktur, die besser für repetitive Aufgaben geeignet ist. Anders als ein monolithischer CPU kann er je nach speziellem Verwendungszweck verteilt eingesetzt werden. Der allgemeine CPU behält lediglich komplexe Aufgaben wie Fehlerwiederherstellung, Ausnahmebehandlung und Speicherstrategiemanagement.

SK Hynix hat etwa 100 H-TPUs in einen SSD-Controller integriert. Wenn eine bestimmte I/O-Anforderung eintrifft, wird nur der H-TPU mit der entsprechenden Funktion geweckt, während die übrigen im Leerlauf bleiben, um Strom zu sparen. Laut Unternehmensangaben beträgt der Stromverbrauch des H-TPU im Vergleich zu einem allgemeinen CPU-Kern etwa 1/40 (2,5 %), die Fläche etwa 1/25 (4 %).

Koo gab an, dass SK Hynix die bestehenden Lese- und Schreibprozesse des SSD-Controllers weiter unterteilt und diese von den zahlreichen kleinen H-TPUs teilen lässt. Gleichzeitig wurden Entwicklungstools wie ein spezieller Compiler bereitgestellt, damit Ingenieure leichter spezialisierten Code schreiben können. Geplant ist, den H-TPU in mehreren NAND-Speicherproduktlinien einzusetzen, einschließlich Controller für Enterprise-SSDs (eSSDs) der nächsten Generation. Zukünftig soll er auch in der nächsten KI-Speicherarchitektur „Storage Next“ zum Einsatz kommen – einer Architektur, die für den Zugriff auf feine Dateneinheiten unter 512 Byte optimiert ist, wie sie von KI-Modellen benötigt werden. Die Granularität entspricht dabei 1/8 der bestehenden 4-KB-Einheiten.

Auch der für nächstes Jahr geplante High Bandwidth Flash (HBF) ist in den Übernahmerahmen einbezogen.